基于定點DSP的CMOS數(shù)字視頻監(jiān)控終端設計

摘要：介紹基于定點DSP和CMOS圖像傳感器設計數(shù)字視頻監(jiān)控終端的基本原理；著重介紹CMOS圖像傳感器的特性和利用定點DSP進行JPEG圖像壓縮的要點。

    關(guān)鍵詞：定點DSP CMOS圖像傳感器 JPEG圖像壓縮 編碼

引言

CMOS圖像傳感器CCD相比，由于能將時序處理電路和圖像信號的前端放大與數(shù)字化部分集成于一個芯片內(nèi)，因此，它的發(fā)展一直受到業(yè)界的高度重視。現(xiàn)在，隨著技術(shù)與工藝的發(fā)展，CMOS圖像傳感器不僅在噪聲上得到了有效改善，而且分辨率也已得到了明顯提高。一般的彩色CMOS圖像傳感器都能達到100萬像素。好的CMOS圖像傳感器甚至能達300萬像素以上。因此，CMOS圖像傳感器將以其低廉的價格、實用的圖像質(zhì)量、高集成度和相對較少的功耗，在視頻監(jiān)控領(lǐng)域得到更加廣泛的應用。

TI公司的TMS320C54X系列DSP是一款性能價格比很高的16位定點DSP。以TMS320C5402為例，它的運行速度可以達到100MIPS，而且內(nèi)部集成有高速16K×16位的讀寫可同時操作的快速RAM和主速I/O接口。因此，采用TMS320C54X可以實現(xiàn)圖像的壓縮、存儲、運行圖像的識別和主控機之間通過USB或RS485接口進行圖像或識別信息的上載等功能。

圖1 數(shù)字視頻監(jiān)控終端原理圖

1 設計方案

1.1 設計原理

圖1是采用TMS320C5402定點DSP和OV6630圖像傳感器設計實現(xiàn)數(shù)字視頻監(jiān)控終端的原理圖。

圖1中，采用FPGA產(chǎn)生圖像傳感器所需的點頻、行場同步信號以及控制寄存器的控制時序，同時，它還完成對OV6630輸出的數(shù)字圖像信號預處理的工作，包括對接收的R、G、B三種基色的原始數(shù)據(jù)進行重新組合和適當?shù)谋壤�變換等，以使DSP能進行更加有序的快速處理。另外，DSP對SDRAM和外接Flash存儲卡的訪問以及SDRAM的刷新等操作也通過FPGA實現(xiàn)。

TMS320C5402負責對預處理后的原始數(shù)據(jù)進行顏色校正、JPEG壓縮、存儲、圖像識別，并提供通用的USB或RS485接口，以實現(xiàn)圖像及資料的上傳。經(jīng)過顏色校正后的R、G、B數(shù)字信號，通過LCD驅(qū)動電路實現(xiàn)在LCD顯示屏上的顯示。

1.2 CMOS圖像傳感器的特性

（1）功能框圖

在一個芯片CMOS圖像傳送器內(nèi)，一般都包含圖2所示的功能。其中，寄存器接口采用I2C總線或三線制方式；同步信號可以從外部加入或者由時序發(fā)生器自己產(chǎn)生，為與外部視頻信號同步提供了方便；雙倍采樣電路在CMOS圖像傳感器中是必要的。它的作用是使每個像素的信號被采樣兩次：一次是有效信號；一次為本底信號。兩次信號的差值作為該像素的實際輸出信號。這種采樣方式可以有效地降低噪聲干擾。A/D采樣分辨率一般為8～12位。

圖2 CMOS圖像傳感器功能框圖

    （2）圖像格式

最常見的CMOS圖像傳感器的數(shù)據(jù)輸出格式是Bayer原始數(shù)據(jù)輸出格式。其一般格式為：

奇數(shù)掃描行 GRGR…

偶數(shù)掃描行 BGBG…

根據(jù)人眼對彩色的響應帶寬不高的大面積著色特點，每個像素沒有必要同時輸出三種顏色。因此，數(shù)據(jù)采樣時，奇數(shù)掃描行的第1、2、3、4……像素分別采樣和輸出G、R、G、R……數(shù)據(jù)；偶數(shù)掃描行的第1、2、3、4……像素分別采樣和輸出B、G、B、G……數(shù)據(jù)。在實際處理時，每個像素的R、G、B信號由像素本身輸出的某一種顏色信號和相鄰像素輸出的其它顏色信號構(gòu)成。這種采樣方式在基本不降低圖像質(zhì)量的同時，可以將采樣頻率降低60%以上。

由于CMOS光傳感單元對三種顏色的響應靈敏度是完全不同的，而且是非線性的，與亮度、增益及本身的材料相關(guān)。因此，圖像傳感器的原始數(shù)據(jù)要進行顏色校正與補償。不同廠家的產(chǎn)品補償曲線不同，因此要設計不同的補償算法。

OV6630不僅輸出R、G、B的原始數(shù)據(jù)格式，而且在芯片內(nèi)已經(jīng)集成了顏色補償算法，可以輸出符合CCIR601標準的YUV和YcrCb的視頻輸出格式。

1.3 圖像傳感器的接口設計

圖像傳感器OV6630與邏輯控制芯片直接相連，圖3是接口設計原理圖。其中SCL、SDA為I2C控制線；PCLK、HSYNC、VSYNC分別為點頻和行場同步輸出信號線；RGB[7..0]為8位圖像數(shù)據(jù)輸出信號線。通過Altera公司的EPM10K30A對OV6630進行I2C控制，包括對比度、亮度、飽和度、白平衡及自動曝光、同步信號位置及極性輸出、幀速率和數(shù)據(jù)輸出格式控制等。為了保證數(shù)據(jù)傳輸?shù)膶崟r性，在EPM10K30A內(nèi)分配2組RAM緩沖區(qū)，其大小均為352×16位，1組RAM中存儲1行的圖像數(shù)據(jù)。由OV6630輸入的Bayer原始數(shù)據(jù)輸出格式，經(jīng)過預處理后，每個像素點均輸出R、G、B數(shù)據(jù)。數(shù)據(jù)格式采用5、6、5分配原理，即紅色和藍色為5位數(shù)據(jù)寬度，綠色6位數(shù)據(jù)寬度。因此，每個像素輸出16位數(shù)據(jù)。對352×288的圖像傳感器，每行共有352像素，因此，每行需要352×16位容

量的RAM進行存儲。兩組RAM通過奇偶行計數(shù)器進行切換。當一行存儲完畢時，立即向DSP產(chǎn)生一個讀取該行數(shù)據(jù)的中斷申請信號。
(范文先生網(wǎng)325224.com收集整理)
    1.4 DSP與SDRAM的接口設計

采用SDRAM可以存儲大量的圖像資料。它的控制通過FPGA實現(xiàn)。SDRAM采用Hynix公司的4M×16位的HY57V641620，工作頻率可以達到100MHz以上。對SDRAM的控制主要包括以下幾個方面。

①時序與命令的控制。主要負責模式選擇、頁面切換、讀寫方式和自動刷新起動等控制。

②數(shù)據(jù)讀寫。SDRAM與傳統(tǒng)EDO方式的DRAM相比，由于它通過一個高速同步時鐘進行時序協(xié)調(diào)，因此其讀寫速度很快。在猝發(fā)讀寫模式下，其讀寫時間可達20ns。

③DMA控制。TMS320C5402對SDRAM的訪問可以通過DMA方式進行。它在啟動DMA之前，通過控制寄存器使SDRAM工作于頁面猝發(fā)模式。

2 JPEQ算法實現(xiàn)

JPEG壓縮是利用DCT和VLC（可變長編碼）技術(shù)實現(xiàn)圖像壓縮的。在DCT變換時，以8×8像素為基本計算單元，在DCT變換為

 

其中，當i、j=0時，C（i）、；其它情況下，C（i）、C（j）=1。i、j表示像素位置。

具體來說，就是將每個像素的原始內(nèi)容f(x,y)分別減去128，通過上述公式得到一個經(jīng)過能量優(yōu)化的8×8DCT系數(shù)矩陣。然后，通過一個亮度量化矩陣和一個色度量化矩陣去一一除以對應的DCT系數(shù)矩陣，即進行DCT系數(shù)量化，并利用Z形掃描得到一個維量化系數(shù)序列。最后，利用標準的VLC編碼表，對該序列中的非零數(shù)據(jù)進行霍夫曼編碼得到最終的JPEG壓縮數(shù)據(jù)。

由于是以8×8作為一個基本處理單元，因此，可以利用TMS20C5402內(nèi)部的快速RAM作為緩沖區(qū)。實際表明，只需要占用DSP內(nèi)部的5K字節(jié)緩沖區(qū)即可完成JPEG壓縮編碼工作。當DSP工作于100MHz主頻時，壓縮一幅視頻圖像可以在1.5s內(nèi)完成。

結(jié)論

利用16位定點DSP和CMOS圖像傳感器設計的數(shù)字視頻監(jiān)控終端，可以實現(xiàn)視頻壓縮圖像的存儲與傳輸；通過利用DSP的快速運算特性，可以實現(xiàn)對運行目標的有效識別。識別結(jié)果能夠及時上傳給上位機，以達到對目標的有效監(jiān)控。

【基于定點DSP的CMOS數(shù)字視頻監(jiān)控終端設計】相關(guān)文章：

基于定點DSP的軟件鎖相環(huán)的設計和實現(xiàn)08-06

定點dsp與浮點dsp的比較08-06

基于DSP平臺的USB接口設計08-06

定點DSP的準確計時08-06

基于定點DSP的MP3間頻編碼算法研究及實現(xiàn)08-06

基于 DSP 的網(wǎng)絡通信程序設計08-06

基于DSP的網(wǎng)絡通信程序設計08-06

一種實用的基于VPN的遠程數(shù)字視頻監(jiān)控系統(tǒng)架構(gòu)08-06

基于DSP的自動對焦系統(tǒng)08-06