- 相關(guān)推薦
FPGA芯片APA150及其應(yīng)用
摘要：APA150是Actel公司推出的第二代基于Flash的可編程FPGA器件系列ProASICPlus中的一種，非常適合替代ASIC用于航空、消費(fèi)電子、工業(yè)控制、網(wǎng)絡(luò)和通信市場(chǎng)。文章介紹了APA150的主要特點(diǎn)、內(nèi)部結(jié)構(gòu)、主要性能參數(shù)，給出了APA150在通信系統(tǒng)設(shè)計(jì)中的應(yīng)用實(shí)例。關(guān)鍵詞：APA150FPGAASICFlash
�。备攀�
�。粒校粒保担笆牵粒悖簦澹旃就瞥龅牡诙冢疲欤幔螅瑁ㄩW存）的可編程ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍａｂｌｅＧａｔｅＡｒｒａｙ，現(xiàn)場(chǎng)可編程門陣列）器件ＰｒｏＡＳＩＣＰｌｕｓ系列中的一種。該系列器件兼具ＡＳＩＣ（專用集成電路）的性能和ＦＰＧＡ的靈活性于一身，因此，可非常經(jīng)濟(jì)地替代Ａ-ＳＩＣ用于航空、消費(fèi)電子、工業(yè)控制、網(wǎng)絡(luò)和通信市場(chǎng)。ＰｒｏＡＳＩＣＰｌｕｓ系列產(chǎn)品的主要特點(diǎn)如下：
●系統(tǒng)內(nèi)可重復(fù)編程；
●非易失，采用０．２２μｍ標(biāo)準(zhǔn)ＣＭＯＳ工藝，內(nèi)置Ｆｌａｓｈ單元，具有安全的非易失代碼存儲(chǔ)功能，上電即可運(yùn)行，無(wú)需額外配置ＰＲＯＭ存儲(chǔ)器；
●高度保密，使用者可編程設(shè)置多位密鑰以阻止外界自行讀取或更改器件的配置；
●功耗低?芯片核心電壓為２．５Ｖ；
●具有與ＡＳＩＣ類似的精細(xì)顆粒架構(gòu)，支持流行的ＡＳＩＣ工具流程，因而可縮短產(chǎn)品上市時(shí)間，便于轉(zhuǎn)換到ＡＳＩＣ。
２內(nèi)部結(jié)構(gòu)和工作原理
�。粒校粒保担爸饕蛇壿媶卧獕K、嵌入式ＲＡＭ塊、Ｉ／Ｏ塊和可編程連線等幾個(gè)部分構(gòu)成，塊與塊之間用不同等級(jí)的連接線和Ｆｌａｓｈ開(kāi)關(guān)相連。
邏輯單元是ＰｒｏＡＳＩＣＰｌｕｓ器件的基本組成單元，用以實(shí)現(xiàn)基本的邏輯功能。ＡＰＡ１５０內(nèi)部有６１４４個(gè)邏輯單元，每個(gè)邏輯單元有三個(gè)輸入端和一個(gè)輸出端。通過(guò)適當(dāng)編程配置Ｆｌａｓｈ開(kāi)關(guān)的狀態(tài)，可將邏輯單元設(shè)置成為具有三個(gè)輸入的、除了異或功能之外的任意邏輯功能塊，例如與非門、具有清零或置位端的鎖存器或Ｄ觸發(fā)器等。多個(gè)邏輯單元互連還可以實(shí)現(xiàn)更復(fù)雜的邏輯功能。一般的復(fù)雜性和隨機(jī)性設(shè)計(jì)可在邏輯單元中實(shí)現(xiàn)，但為了提高硅片的利用率和器件的性能，一些較為復(fù)雜的功能應(yīng)通過(guò)內(nèi)嵌的隨機(jī)存儲(chǔ)單元來(lái)完成。
�。粒校粒保担皟�(nèi)嵌１６個(gè)共３６ｋｂｉｔｓ的ＲＡＭ塊（２５６×９），這些ＲＡＭ塊可以非常方便地實(shí)現(xiàn)一些規(guī)模不太大的ＦＩＦＯ、雙端口ＲＡＭ等功能。每個(gè)ＲＡＭ塊均包含如下３個(gè)部分：
�。ǎ保⿺�(shù)據(jù)區(qū)；
�。ǎ玻┛偩�，包括９位輸入數(shù)據(jù)總線（第９位是奇偶極性位）、讀和寫各８位地址總線和輸出數(shù)據(jù)總線；
�。ǎ常┳x／寫控制，讀和寫可以獨(dú)立編程配置為同步或異步工作方式，以適應(yīng)電路設(shè)計(jì)的靈活性和時(shí)序安排。
另外可以根據(jù)設(shè)計(jì)要求級(jí)聯(lián)或堆疊多個(gè)ＲＡＭ塊，以得到更大的寬度或深度。因?yàn)檫@些片內(nèi)存儲(chǔ)器的讀、寫比片外ＲＡＭ快得多。
�。桑蠅K主要用于提供管腳到內(nèi)部信號(hào)線的接口?并負(fù)責(zé)輸入輸出的電氣特性控制。通過(guò)編程配置Ｉ／Ｏ塊可使Ｉ／Ｏ管腳具有輸入、輸出、雙向緩沖或三態(tài)驅(qū)動(dòng)等功能，其內(nèi)部結(jié)構(gòu)如圖１所示。將控制上拉電阻接到每個(gè)Ｉ／Ｏ管腳可以防止器件在非正常工作時(shí)管腳出現(xiàn)懸浮；通過(guò)控制輸出信號(hào)的電壓擺率可滿足低噪聲或高轉(zhuǎn)換速度的要求。如將ＶＤＤＰ接到電源，那么，當(dāng)ＶＤＤＰ為２．５Ｖ時(shí)，輸入電壓或輸出高電平為２．５Ｖ；而當(dāng)ＶＤＤＰ為３．３Ｖ時(shí)，輸入電壓可為２．５Ｖ／３．３Ｖ，輸出電平則與２．５Ｖ或３．３Ｖ系統(tǒng)兼容。
ＡＰＡ１５０器件內(nèi)部遍布一系列四個(gè)級(jí)別水平和垂直的連接線：其中超高速本地線用于連接相鄰邏輯單元；有效長(zhǎng)線則可實(shí)現(xiàn)遠(yuǎn)距離和高扇出連接，其長(zhǎng)度可以跨越１、２或４個(gè)邏輯單元；另外，高速甚長(zhǎng)線常用于甚長(zhǎng)或甚高扇出連接，它可以跨越整個(gè)器件；高性能全局線常用以連接全局管腳到內(nèi)部的邏輯單元，如分配作時(shí)鐘、復(fù)位的管腳等。
諸多連接線與邏輯單元或其它塊的連接狀態(tài)由上電即可在系統(tǒng)內(nèi)編程的Ｆｌａｓｈ開(kāi)關(guān)來(lái)決定，其結(jié)構(gòu)如圖２所示。其中，浮動(dòng)?xùn)诺淖饔檬峭ㄟ^(guò)充電或放電來(lái)設(shè)定連接兩個(gè)金屬線路之間的開(kāi)關(guān)狀態(tài)。由于可編程器件或開(kāi)關(guān)器件未發(fā)生任何物理變化，因此通過(guò)材料分析探測(cè)不到任何結(jié)果。發(fā)生變化的只有浮動(dòng)?xùn)诺碾娮訑?shù)，因此，基于Ｆｌａｓｈ的ＡＰＡ１５０比采用其它工藝（如反熔絲）的ＦＰＧＡ更難以反求和復(fù)制。
３管腳功能和主要參數(shù)
�。常惫苣_功能
�。粒校粒保担暗姆庋b形式有１００腳ＴＱＦＰ（薄型四方扁平封裝）、２０８腳ＰＱＦＰ（塑料方型扁平式封裝）、４５６腳ＰＢＧＡ（塑料球柵陣列封裝）以及１４４、２５６腳ＦＢＧＡ（微間距球柵陣列）封裝等形式。使用時(shí)可根據(jù)所設(shè)計(jì)的系統(tǒng)選擇適當(dāng)?shù)姆庋b。下面以１００腳的ＴＱＦＰ為例介紹其管腳功能，具體如表１所列。
表1APA150的管腳功能
管腳名管腳號(hào)
管腳描述
VDD17,37,68,89接2.5V，作為芯片電源VDDP26,39,40,76,87,100接2.5V或3.3V，作為I/O驅(qū)動(dòng)電壓I/O2～8,18～24,27～36,41～46,
57～59,69～74,77～85,90～99可用作輸入、輸出、三態(tài)或雙向緩沖，作輸入、輸出時(shí)兼容TTL和CMOS電平，不用的輸入管腳應(yīng)接上位電阻GL11,16,60,65全局管腳，可作為低時(shí)滯時(shí)鐘或其它全局信號(hào)輸入，也可以作為普通I/O使用NPECL13,63除了標(biāo)準(zhǔn)I/O口，APA150芯片還提供低電壓正射極耦合邏輯（LVPECL）標(biāo)準(zhǔn)的差分I/O接品，NPECL、PPECL分別為負(fù)、正極性輸入，二者比較的結(jié)果將送給內(nèi)部鎖相環(huán)。不用時(shí)空接PPECL15,61TMS49測(cè)試模式選擇，用于控制邊界掃描電路TCK47測(cè)試時(shí)鐘，同時(shí)是邊界掃描的時(shí)鐘輸入（最大為10MHz）TDI48測(cè)試數(shù)據(jù)輸入，作為邊界掃描的串行輸入TDO54測(cè)試數(shù)據(jù)輸出，作為邊界掃描的串行輸出TRST55測(cè)試復(fù)位輸入，作為邊界掃描的異步復(fù)位端，低電平有效RCK56運(yùn)行時(shí)鐘，編程時(shí)用來(lái)取代不可靠的TCKVPP52編程器電源，范圍是0～16.5V，也可以空接，Actel推薦空接或連接至VDDPVPN53編程器電源，范圍是0～-13.8V，也可以空接，Actel推薦空接或接地AVDD14,62內(nèi)部鎖相環(huán)電源腳，接2.5V電壓，它與地之間應(yīng)有一個(gè)合適的去耦電容以減小噪聲；不用內(nèi)部鎖相環(huán)時(shí)該管腳空接AGND12,64內(nèi)部鎖相環(huán)地端GLMA10,66多元全局管腳，可用此管腳作為內(nèi)部鎖相環(huán)需要外部環(huán)回時(shí)的輸入，另外也可以作為普通I/O使用GND1,9,25,38,40,51,67,75,86,88接地
３．２主要參數(shù)
�。校颍铮粒樱桑茫校欤酰笙盗泄灿衅叻N產(chǎn)品，其密度從７５０００到１百萬(wàn)系統(tǒng)門。其中ＡＰＡ１５０的主要特點(diǎn)如下：
●具有１５００００個(gè)系統(tǒng)門，邏輯單元為６１４４個(gè)；
●內(nèi)嵌３６ｋＢ的雙端口ＳＲＡＭ的２個(gè)鎖相環(huán)?ＰＬＬ?內(nèi)核；
●最大支持２４２個(gè)用戶Ｉ／Ｏ?Ｉ／Ｏ電壓有３．３Ｖ和２．５Ｖ兩種可供選擇；
●支持３．３Ｖ、３２ｂｉｔｓ、５０ＭＨｚ的ＰＣＩ總線，系統(tǒng)時(shí)鐘最高頻率為３２ＭＨｚ；
●工作溫度：民用溫度范圍為０～７０℃，工業(yè)級(jí)溫度范圍為－４０～８５℃。
４應(yīng)用實(shí)例
圖３是筆者以ＡＰＡ１５０為核心器件設(shè)計(jì)的ＣＡＮ總線復(fù)接系統(tǒng)。ＣＡＮ（ＣｏｎｔｒｏｌｌｅｒＡｒｅａＮｅｔｗｏｒｋ，控制器局域網(wǎng)）是一種多主方式的串行通訊總線，在工業(yè)系統(tǒng)中具有廣泛的應(yīng)用。但是它的直接通信距離和通信速率是一對(duì)矛盾。本系統(tǒng)借助ＦＰＧＡ／ＶＨＤＬ技術(shù)，把１５路１２５ｋｂｐｓ的ＣＡＮ信號(hào)復(fù)接成２．０４８Ｍｂｐｓ的Ｅ１信號(hào)，從而利用現(xiàn)有的時(shí)分復(fù)用通信線路或光纖實(shí)現(xiàn)了高速、遠(yuǎn)距離傳輸。
�。校茫粒福玻茫玻担笆牵茫粒慰偩�的物理接口芯片。１６－ｂｉｔ電平轉(zhuǎn)換芯片７４ＬＣＸ１６２４５用于實(shí)現(xiàn)１５路、５ＶＣＡＮ信號(hào)與ＡＰＡ１５０器件的３．３Ｖ輸入／輸出間的相互轉(zhuǎn)換。ＡＰＡ１５０則用于完成２ＭＨｚ的Ｅ１信號(hào)與１５路ＣＡＮ信號(hào)間的分接和復(fù)接。而ＭＣ１００ＬＶＥＬＴ２２與ＭＣ１００ＬＶＥＬＴ２３則用于實(shí)現(xiàn)ＡＰＡ１５０的低壓ＴＴＬ信號(hào)與３．３Ｖ低壓ＰＥＣＬ信號(hào)間的轉(zhuǎn)換。光電轉(zhuǎn)換器件采用Ｃ－１３－１５５－Ｔ３－ＳＳＣ３Ｂ，這是一個(gè)３．３Ｖ、１５５ＭＨｚ、單模光纖收發(fā)一體模塊。本系統(tǒng)采用基于ＥＤＡ技術(shù)的自頂向下（ＴＯＰ－ＤＯＷＮ）的設(shè)計(jì)方法。本設(shè)計(jì)所采用的工具是Ａｃｔｅｌ公司的集成設(shè)計(jì)環(huán)境ＬｉｂｅｒｏＶ２．２，它支持ＶＨＤＬ、Ｖｅｒｉｌｏｇ語(yǔ)言的頂層設(shè)計(jì)，同時(shí)支持原理圖、狀態(tài)機(jī)及流程圖等輸入，而且還集成了業(yè)界領(lǐng)先的設(shè)計(jì)工具，如仿真和設(shè)計(jì)驗(yàn)證軟件ＭｏｄｅｌＳｉｍ、綜合軟件Ｓｙｎｐｌｉｆｙ、布放軟件ＤｅｓｉｇｎｅｒＲ１－２００２等。
本系統(tǒng)的核心器件采用基于Ｆｌａｓｈ的ＡＰＡ１５０。與ＳＲＡＭ工藝的ＦＰＧＡ相比，ＡＰＡ１５０具有如下優(yōu)點(diǎn)：
（１）成本低，ＡＰＡ１５０的價(jià)格低于８美元，而且由于ＡＰＡ１５０具有非易失性，因此不需要用于存儲(chǔ)編程數(shù)據(jù)的ＰＲＯＭ，從而節(jié)約了成本；
�。ǎ玻┌踩愿撸唤�(jīng)編程鎖定就難以反求，而ＳＲＡＭＦＰＧＡ易于復(fù)制，安全性不足；
（３）功耗低，其功耗僅是基于ＳＲＡＭ的ＦＰＧＡ產(chǎn)品的１／３到１／２。
與ＡＳＩＣ相比，本系統(tǒng)的研制周期較短，設(shè)計(jì)成本亦較低，而且具有可重復(fù)編程性，因而大大提高了設(shè)計(jì)的靈活性。
【FPGA芯片APA150及其應(yīng)用】相關(guān)文章：
內(nèi)嵌ARM核的FPGA芯片EPXA10及其在圖像驅(qū)動(dòng)和處理方面的應(yīng)用08-06