高性能數(shù)據(jù)采集系統(tǒng)芯片LM12H458及其應(yīng)用

　　摘要：ＬＭ１２Ｈ４５８是美國(guó)ＮＳ公司生產(chǎn)的８通道數(shù)據(jù)采集系統(tǒng)芯片，它精度高、轉(zhuǎn)換迅速、數(shù)據(jù)傳輸快、集成度高、單電源供電、外圍接口簡(jiǎn)單。ＬＭ１２Ｈ４５８內(nèi)含可用來(lái)存儲(chǔ)轉(zhuǎn)換結(jié)果的３２字的ＦＩＦＯ和存儲(chǔ)指令的８字ＲＡＭ。文中介紹了ＬＭ１２Ｈ４５８的工作原理、引腳功能和具體應(yīng)用電路。
　　關(guān)鍵詞：Ａ／Ｄ轉(zhuǎn)換；數(shù)據(jù)采集系統(tǒng)（ＤＡＳ）；ＬＭ１２Ｈ４５８
　　
　�。备攀�
　　
　�。蹋停保玻龋矗担甘歉呒�成度的數(shù)據(jù)采集系統(tǒng)?ＤＡＳ?芯片，它將采樣保持、Ａ／Ｄ轉(zhuǎn)換集成在一塊芯片內(nèi)，從而大大減少了外圍電路的設(shè)計(jì)。其８路模擬信號(hào)輸入既可作為單端輸入，又可兩兩組成差分輸入。器件內(nèi)部提供的一個(gè)２．５Ｖ參考電壓、８×４８ｂｉｔ指令ＲＡＭ和３２×１６ｂｉｔ的ＦＩＦＯ大大減小了微處理器的負(fù)擔(dān)。ＬＭ１２Ｈ４５８的工作電壓為３～５．５Ｖ，功耗小于３４ｍＷ，待命模式下的功耗只有５０μＷ。此外，ＬＭ１２Ｈ４５８還有如下主要性能：
　　
　　●有三種工作模式：分別為帶符號(hào)的１３位模式、帶符號(hào)的９位模式和看門狗模式；
　　
　　●有８?jìng)�(gè)模擬信號(hào)輸入通道，模擬信號(hào)可單端輸入，也可差分輸入；
　　
　　●內(nèi)置采樣保持和２．５Ｖ參考電壓；
　　
　　●內(nèi)含３２×１６ｂｉｔ的ＦＩＦＯ；
　　
　　●采樣時(shí)間和轉(zhuǎn)換速率可編程；
　　
　　●具有自校準(zhǔn)和診斷模式；
　　
　　●帶有８位或１６位數(shù)據(jù)總線。
　　
　　２引腳功能和功能說(shuō)明
　　
　�。蹋停保玻龋矗担傅囊�腳功能如表１所列。圖１為其內(nèi)部功能框圖。ＬＭ１２Ｈ４５８是一個(gè)多功能數(shù)據(jù)采集系統(tǒng)，其內(nèi)部的電荷重分配ＡＤＣ采用電容梯形網(wǎng)絡(luò)代替普通的電阻梯形網(wǎng)絡(luò)，并使用逐步逼近寄存器的ＤＡＣ使ＶＲＥＦ－和ＶＲＥＦ＋之間產(chǎn)生一個(gè)中間電壓，該電壓與輸入的采樣電壓相比較可產(chǎn)生數(shù)字輸出的每一位，中間電壓的個(gè)數(shù)和比較的次數(shù)對(duì)應(yīng)于ＡＤＣ的分辨率，通過(guò)校準(zhǔn)ＡＤＣ中的電容網(wǎng)絡(luò)可校準(zhǔn)數(shù)字輸出的每一位精度。ＬＭ１２Ｈ４５８有兩種不同的校準(zhǔn)模式：一種是補(bǔ)償偏移電壓或零誤差，在該模式下只測(cè)量一次偏移誤差，并依此建立修正系數(shù)；另一種為修正偏移誤差和ＡＤＣ線性誤差，稱為全校準(zhǔn)。將該模式下的偏移誤差測(cè)量八次，并取平均值即可建立修正系數(shù)。上述兩種模式的修正系數(shù)被存貯在內(nèi)部的偏移修正寄存器中。ＬＭ１２Ｈ４５８的線性修正是通過(guò)修正內(nèi)部ＤＡＣ的失配電容獲得的，在ＬＭ１２Ｈ４５８內(nèi)部ＲＯＭ中存有校準(zhǔn)算法，可對(duì)每一個(gè)電容校準(zhǔn)８次并取平均值，從而產(chǎn)生線性修正系數(shù)。一旦校準(zhǔn)后，內(nèi)部算術(shù)邏輯單元（ＡＬＵ）即可使用偏移誤差修正系數(shù)和線性修正系數(shù)來(lái)修正每一次的轉(zhuǎn)換結(jié)果�？撮T狗模式用于監(jiān)控單端輸入或差分輸入信號(hào)的幅值。每個(gè)采樣信號(hào)都有上下兩個(gè)門限，輸入信號(hào)高于或低于某一門限值都會(huì)產(chǎn)生中斷。
　　
　　表1LM12H458的腳符號(hào)及功能
　　
　　引腳號(hào)符號(hào)功能1，12VA+，VD+模擬電源和數(shù)字電源2～11，13～18D0～D15雙向數(shù)據(jù)總線，總線寬度由BW決定。BW=1，總線寬度為8bit，BW=0，總線寬度16bit19RD讀信號(hào)輸入20WR寫信號(hào)輸入21CS片選輸入22WR地址鎖存，用于總線復(fù)用的系統(tǒng)中23ALE外部時(shí)鐘輸入，頻率范圍為0.05MHz～10MHz24～28A0～A4地址線29SYNC同步輸入/輸出，當(dāng)配置寄存器的“I/O選擇”位清零時(shí)，SYNC為輸入；而當(dāng)“I/O選擇”位置為1時(shí)，SYNC為輸出。30BW總線寬度設(shè)定位，BW=1時(shí)，總線寬度為8bit，BW=0時(shí)，總線寬度為16bit31INT中斷輸出，低電平有效32DMARQDMA請(qǐng)求輸出，高電平有效33GND接地34～41IN0～I(xiàn)N7模擬信號(hào)輸入通道42VREF-負(fù)參考電壓輸入，電壓范圍為0～VREF-43VREF+正參考電壓輸入，電壓范圍0～VA+44VREFOUT內(nèi)部2.5V參考電壓輸出
　�。蹋停保玻龋矗担甘且粋�(gè)多功能數(shù)據(jù)采集系統(tǒng)，內(nèi)部有２８?jìng)�(gè)１６ｂｉｔ的寄存器，各個(gè)寄存器的功能如下：
　　
　　配置寄存器是ＤＡＳ的控制中心，可用于控制序列器的啟動(dòng)和停止、復(fù)位ＲＡＭ指針和標(biāo)志、設(shè)置待命狀態(tài)、校準(zhǔn)偏移和線性誤差、選擇ＲＡＭ區(qū)等。
　　
　　指令ＲＡＭ分為三個(gè)區(qū)：指令區(qū)、門限１區(qū)、門限２區(qū)。每一條指令（４８ｂｉｔ＝３Ｘ１６ｂｉｔ）分散在三個(gè)１６比特字寬的ＲＡＭ區(qū)中，三個(gè)區(qū)的選擇可由配置寄存器２ｂｉｔ的ＲＡＭ指針來(lái)控制。指令區(qū)可設(shè)置通道的選擇、工作模式、采樣時(shí)間和循環(huán)位。其它兩個(gè)區(qū)用于設(shè)置上下門限值。ＤＡＳ可從指令０連續(xù)執(zhí)行所有設(shè)置的指令，執(zhí)行的最后一條指令的循環(huán)位為１時(shí)，再返回到指令０。指令執(zhí)行期間，微處理器不能訪問(wèn)指令ＲＡＭ，只有處理器終止指令循環(huán)后才可訪問(wèn)。
　　
　　ＦＩＦＯ為只讀寄存器，可用于存儲(chǔ)轉(zhuǎn)換結(jié)果。
　　
　　中斷使能寄存器可使用戶激活８?jìng)�(gè)中斷源，該寄存器的高字節(jié)與中斷１、２有關(guān)。
　　
　　圖2LM12H458與80C51的接口電路
　　
　　中斷狀態(tài)寄存器和門限狀態(tài)寄存器用于指示ＤＡＳ中斷源和輸入信號(hào)是否超過(guò)上門限或下門限。
　　
　　定時(shí)寄存器用于設(shè)置指令執(zhí)行前的等待時(shí)間。而指令寄存器的ｂｉｔ９可使能或禁止插入等待時(shí)間。
　　
　�。蹋停保玻龋矗担赣校�?jìng)�(gè)中斷源，各中斷具有同等的優(yōu)先級(jí)別，中斷使能寄存器可使能或禁止相應(yīng)的中斷，當(dāng)發(fā)生中斷時(shí)，中斷狀態(tài)寄存器相應(yīng)的位置１。各個(gè)中斷對(duì)應(yīng)的功能如下：
　　
　　●ＩＮＴ０：模擬輸入信號(hào)在規(guī)定的門限值以外產(chǎn)生中斷。
　　
　　●ＩＮＴ１：序列發(fā)生器執(zhí)行到某條指令時(shí)，該指令地址等于中斷使能寄存器中ｂｉｔ８～ｂｉｔ１０設(shè)定的值時(shí)，產(chǎn)生中斷。
　　
　　●ＩＮＴ２：Ａ／Ｄ轉(zhuǎn)換的結(jié)果保存在ＦＩＦＯ，當(dāng)ＦＩＦＯ中轉(zhuǎn)換結(jié)果的個(gè)數(shù)等于中斷使能寄存器比特１１～１５中設(shè)定的值時(shí)，產(chǎn)生中斷。
　　
　　●ＩＮＴ３：完成單次采樣自動(dòng)校準(zhǔn)后產(chǎn)生中斷。
　　
　　●ＩＮＴ４：完成一次完整的自校準(zhǔn)后產(chǎn)生中斷。
　　
　　●ＩＮＴ５：執(zhí)行時(shí)，指令暫停位為１時(shí)產(chǎn)生中斷。
　　
　　●ＩＮＴ６：電源指示中斷，當(dāng)芯片供電電壓小于４Ｖ時(shí)，產(chǎn)生中斷。
　　
　　●ＩＮＴ７：在從等待模式返回１０ｍｓ后產(chǎn)生中斷。
　　
　　圖3編程流程圖
　　
　�。硲�(yīng)用
　　
　�。常�１硬件電路設(shè)計(jì)
　　
　�。蹋停保玻龋矗担胳`活的總線接口簡(jiǎn)化了與多種微處理器的接口，它既可與８位處理器相連，又可方便地與１６位微處理器相連。圖２為ＡＴ８９Ｃ５１與ＤＡＳ的接口電路圖。該電路采用全地址譯碼方式來(lái)產(chǎn)生ＤＡＳ的片選信號(hào)ＣＳ，其ＤＡＳ映射的地址空間為００００－００１Ｆ，數(shù)據(jù)總線寬度為８ｂｉｔ。圖中的７４ＨＣ３７３用于鎖存低８位地址，而８ｂｉｔ幅度比較器則可用來(lái)對(duì)高８位地址進(jìn)行譯碼，通過(guò)比較地址與地址范圍所選擇的輸入邏輯可產(chǎn)生Ｕ５（７４ＨＣ１３８）的選通信號(hào)，７４ＨＣ１３８的Ｙ０可作為ＤＡＳ的片選信號(hào)。ＤＡＳ的ＩＮＴ端口用于驅(qū)動(dòng)ＡＴ８０Ｃ５１的中斷ＩＮＴ０，同時(shí)它還允許ＤＡＳ請(qǐng)求中斷服務(wù)。
　　
　　３．２軟件編程
　　
　�。蹋停保玻龋矗担鸽m然應(yīng)用靈活、廣泛，但基本的工作流程不變，圖３為其典型的編程流程。在處理器初始化后，應(yīng)向ＤＡＳ寫入合適的指令以初始化ＤＡＳ，以便設(shè)置采樣時(shí)間、工作模式、通道選擇等。完成一次全校準(zhǔn)需要４９４４個(gè)時(shí)鐘周期，若設(shè)置中斷使能，校準(zhǔn)后應(yīng)產(chǎn)生中斷以通知微處理器。全校準(zhǔn)會(huì)影響ＤＡＳ的內(nèi)部標(biāo)志和指針，從而影響指令的執(zhí)行。因此校準(zhǔn)后必須復(fù)位。將配置寄存器的ｂｉｔ０設(shè)置為１可啟動(dòng)序列器。流程圖中的ｐ表示用戶定義的不同工作模式。圖３（ａ）為ＤＡＳ的初始化和序列器的啟動(dòng)流程，圖３（ｂ）為中斷服務(wù)例程。當(dāng)進(jìn)入中斷服務(wù)后，配置寄存器的ｂｉｔ０應(yīng)清零以停止Ａ／Ｄ轉(zhuǎn)換，然后處理中斷事務(wù)。
　　
　�。唇Y(jié)論
　　
　　ＬＭ１２Ｈ４５８數(shù)據(jù)采集系統(tǒng)芯片功能強(qiáng)大、應(yīng)用靈活，可廣泛用于數(shù)據(jù)記錄、測(cè)量?jī)x器、慣性制導(dǎo)、過(guò)程控制、能源消耗管理等方面。由于篇幅所限，本文僅作簡(jiǎn)單介紹，有關(guān)ＬＭ１２Ｈ４５８的詳細(xì)技術(shù)資料可在ＮａｔｉｏｎａｌＳｅｍｉｃｏｎｄｕｃｔｏｒ的網(wǎng)站上獲得。筆者已將ＬＭ１２Ｈ４５８用于ＰＩ網(wǎng)絡(luò)石英晶體元件的測(cè)試系統(tǒng)中。使用證明：ＬＭ１２Ｈ４５８的轉(zhuǎn)換精度很高，而且工作穩(wěn)定可靠。

【高性能數(shù)據(jù)采集系統(tǒng)芯片LM12H458及其應(yīng)用】相關(guān)文章：

高性能DDS芯片AD9954及其應(yīng)用08-06

用實(shí)時(shí)時(shí)鐘芯片DS1305啟動(dòng)數(shù)據(jù)采集系統(tǒng)08-06

CPLD在多路高速同步數(shù)據(jù)采集系統(tǒng)中的應(yīng)用08-06

CPLD在遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)中的應(yīng)用08-06

高性能VGA芯片AD8367原理及應(yīng)用08-06

DMA結(jié)合McBSP在數(shù)據(jù)采集系統(tǒng)中的應(yīng)用設(shè)計(jì)08-06

ADS7844在低功耗數(shù)據(jù)采集系統(tǒng)中的應(yīng)用08-06

ADμC812的數(shù)據(jù)采集子系統(tǒng)及其ISP技術(shù)08-06

FPGA芯片APA150及其應(yīng)用08-06